فهرست مطالب
IBM در سهماهه نخست ۲۰۲۷ کیتهای طراحی فناوری نانواستک ۰٫۷ نانومتری را عرضه میکند؛ فناوریای که نوید بهبود ۴۰ درصدی مقیاسپذیری SRAM را میدهد.
به گزارش سرویس سخت افزار تکناک،این شرکت فناوری ساخت تراشه ۰٫۷ نانومتری خود با نام «نانواستک» (Nanostack) را در ماه ژوئن معرفی کرد و اکنون قصد دارد در سهماهه نخست سال ۲۰۲۷، کیتهای توسعه فرایند (PDK) این فناوری را در اختیار شرکتها و طراحان علاقهمند قرار دهد.
پیشرفت IBM در فناوری ۰٫۷ نانومتری و آمادهسازی برای استفاده گسترده

فناوری ۰٫۷ نانومتری IBM ادامهای بر فناوریهای فعلی ساخت تراشه به شمار میرود. در حال حاضر، فناوری ۲ نانومتری جدیدترین فرایندی است که به مرحله تولید انبوه رسیده است. پس از این فناوری، شرکتهایی مانند اینتل و TSMC قصد دارند به فرایندهایی از جمله 18A، A16 و A14 روی بیاورند. این نامگذاریها در اصطلاحات بازاریابی بر پایه واحد آنگستروم انجام میشوند. هر نانومتر برابر با ۱۰ آنگستروم است.
فناوری ۰٫۷ نانومتری IBM که در نامگذاری مبتنی بر اندازهگیری معادل ۷ آنگستروم است، با هدف بهبود چشمگیر تراکم ترانزیستورها، عملکرد، مصرف انرژی و مقیاسپذیری تراشههای حافظه SRAM توسعه یافته است.
IBM در اطلاعیهای اعلام کرده است که قصد دارد کیتهای توسعه فرایند یا PDK را برای فناوری ۰٫۷ نانومتری خود عرضه کند. این کیتها به تولیدکنندگان تراشه، از جمله انویدیا و AMD، امکان میدهند محصولات خود را طراحی کنند. این مجموعه شامل مواردی مانند راهنمای قواعد طراحی، ابزارهای بررسی این قواعد و اسکریپتهایی برای تولید طرحبندی مدار با استفاده از ابزارهای اتوماسیون طراحی الکترونیکی (EDA) است. شرکتهایی مانند Cadence و Synopsys این ابزارها را تولید میکنند.
IBM اعلام کرده است که این کیتها در سهماهه نخست سال ۲۰۲۷ در دسترس قرار میگیرند تا طراحان تراشه بتوانند فناوری نانواستک را برای ساخت تراشههای ۷ آنگسترومی ارزیابی کنند. در این فناوری، ترانزیستورها بهصورت عمودی روی یکدیگر قرار میگیرند و سپس با آرایشی جابهجاشده چیده میشوند. IBM با استفاده از ساختار نانواستک قصد دارد ترانزیستورهای نوع n و نوع p را بیشتر بهینهسازی کند.
در فرایند ساخت نیمهرساناها، ترانزیستورهای نوع n که در شبکه کشش به پایین (NMOS) به کار میروند، با آلایش سیلیکون و افزودن عناصری ساخته میشوند که یک الکترون آزاد برای هدایت جریان فراهم میکنند. در مقابل، ترانزیستورهای نوع p که در شبکه کشش به بالا (PMOS) استفاده میشوند، بر پایه وجود یک جای خالی الکترونی عمل میکنند. این دو نوع ترانزیستور در کنار یکدیگر تضمین میکنند که تراشه در حالت بیکار، جریان الکتریکی ایستا نداشته باشد.
بیشتر بخوانید: تراشه ۱۰۰ کیوبیتی IBM مرز آشوب و نظم را شکست
انباشتن عمودی ترانزیستورها برای کاهش ابعاد تراشه

IBM ادعا میکند که با استفاده از نانواستک میتوان ترانزیستورهای نوع n و نوع p را بهصورت متوالی روی یکدیگر قرار داد. این روش نهتنها فضای موردنیاز را کاهش میدهد، بلکه امکان بهینهسازی بیشتر را نیز فراهم میکند. از آنجا که ساخت این دو نوع ترانزیستور به آلایش سیلیکون با عناصر متفاوت نیاز دارد، جدا نگهداشتن آنها میتواند امکان آزمایش مواد جدید را فراهم کند.
بیشتر بخوانید: کامپیوتر کوانتومی IBM محاسبه ۱۱۰ ساله را در ۱۹ ثانیه انجام داد
بهبود ۴۰ درصدی مقیاسپذیری حافظه SRAM
فناوری ۷ آنگسترومی IBM برای تراشههای حافظه، بهبود ۴۰ درصدی در مقیاسپذیری SRAM را وعده میدهد. در تراشههای منطقی، فناوریهایی مانند فرایند ۲ نانومتری همچنان به تولیدکنندگان اجازه میدهند اندازه ترانزیستورها را کاهش دهند تا مصرف انرژی و عملکرد بهبود پیدا کند. اما در تراشههای SRAM، کوچک شدن طول گیت به کمتر از ۳ نانومتر میتواند به نشت جریان، اتلاف انرژی، اختلال در انتشار سیگنال و مشکلات دیگری منجر شود.
بهطور مشخص، کوچک بودن ابعاد مدارها در یک ماژول SRAM باعث میشود تغییرات میکروسکوپی در میزان آلایش مواد و زبری خطوط، تأثیر زیادی بر عملکرد داشته باشند. در نتیجه، با وجود کوچکتر شدن تراشههای منطقی، از جمله پردازندههای گرافیکی، در پی گذار به نسلهای جدید فناوری ساخت، ابعاد SRAM تا حد زیادی ثابت مانده است.
تراشههای مدرن هوش مصنوعی برای حافظه نهان داخلی خود به SRAM نیاز دارند. به همین دلیل، حافظه SRAM تخت و متعارف میتواند بخش بزرگی از سطح کل تراشه را اشغال کند.
برای نمونه، برآورد میشود که SRAM حدود ۱۰ درصد از سطح تراشههای هوش مصنوعی Hopper H100 انویدیا را اشغال کند. با احتساب حافظه نهان L1 در هستههای چندپردازنده جریانی (SM)، این سهم به حدود ۱۲ تا ۱۵ درصد میرسد و با فضای اشغالشده توسط حافظه با پهنای باند بالا (HBM) رقابت میکند.
بیشتر بخوانید: سریعترین پردازنده کوانتومی IBM با جهش ۲۵ برابری سرعت معرفی شد

















