اینتل برای کاهش هزینه تراشه Wildcat Lake به سراغ فناوری UCIe رفت + تصویر

شرکت اینتل با فناوری UCIe و اعمال مجموعه‌ای از بهینه‌سازی‌های معماری، مصرف انرژی و تولید، تراشه Wildcat Lake را کوچک‌تر و ارزان‌تر می‌کند.

به‌ گزارش سرویس سخت‌افزار تک‌ناک، این شرکت چند ماه پیش پردازنده‌های اقتصادی سری Core 3 از خانواده Wildcat Lake را معرفی کرد؛ تراشه‌هایی که برای بازار کامپیوترهای شخصی طراحی شده‌اند و معماری مشابه Panther Lake را در بسته‌بندی‌هایی با هدف بهینه‌سازی هزینه ارائه می‌دهند. البته کاهش هزینه در Wildcat Lake تنها به خود تراشه محدود نمی‌شود. فلسفه اصلی Wildcat Lake ساده است؛ اینتل می‌خواهد پردازنده‌ای با ارزش خرید بالا برای دستگاه‌هایی مانند لپ‌تاپ ارائه کند که مجموعه‌ای از قابلیت‌های مورد نیاز کاربران را در اختیار داشته باشد، از استانداردهای ارتباطی مدرنی مانند Thunderbolt 4، Wi-Fi 7 و Bluetooth 6 پشتیبانی کند و در عین حال بتواند فراتر از لپ‌تاپ‌ها، در کاربردهایی نظیر رباتیک، ساختمان‌های هوشمند، ترمینال‌ها و پلتفرم‌های جلسات هوشمند نیز به کار گرفته شود.

بیشتر بخوانید: تراشه اکسینوس ۲۷۰۰ سامسونگ رکورد کوالکام را شکست

اینتل در این مسیر حاضر نبود عملکرد را به شکل محسوسی فدای کاهش هزینه کند. پردازنده‌های Wildcat Lake Core Series 3 در نتیجه این رویکرد، تا ۲.۷ برابر عملکرد سریع‌تری در پردازش‌های هوش مصنوعی ارائه می‌دهند و توان پردازشی ۴۰ تریلیون عملیات در ثانیه را در اختیار دارند. همچنین این تراشه‌ها در طراحی‌های باریک و سبک، عمر باتری تمام‌روزه و تا ۲.۱ برابر عملکرد بهتر در وظایف تولید محتوا و بهره‌وری ارائه می‌کنند؛ در حالی که توان مصرفی پردازنده آنها نسبت به تراشه‌های سری Core 100 مبتنی بر Raptor Lake U Refresh، حدود ۶۴ درصد کمتر است.

چگونه تراشه Wildcat Lake اینتل اقتصادی می‌شود؟

اینتل برای تبدیل Wildcat Lake به یک پلتفرم اقتصادی، ابتدا سراغ بسته‌بندی تراشه رفت. این شرکت فناوری Foveros را کنار گذاشت که در Panther Lake Core Ultra Series 3 به کار رفته بود و به‌جای آن از یک بسته چندتراشه‌ای یا MCP با زیرلایه ارگانیک استفاده کرد. این تغییر، نیاز به یک دای پایه را حذف کرد و در نتیجه، هزینه مونتاژ و میزان کاهش بازده تولید پایین آمد. همچنین طراحی MCP مزایای دیگری به همراه داشت که از کاهش تعداد سیگنال‌ها و بهینه‌سازی‌های مدیریت توان ناشی می‌شد. اینتل در رویداد Hot Chips فاش کرد که استفاده از بسته‌بندی یکپارچه یا Monolithic را نیز بررسی کرده بود، اما در نهایت MCP را انتخاب کرد، چرا که این روش برای تراشه مورد نظر، بهترین توازن میان هزینه و ارزش را ارائه می‌داد.

برای مطالعه بیشتر: پردازنده جدید IBM نرم‌افزار Z و Arm را روی یک هسته اجرا می‌کند

در بخش فناوری ساخت نیز انتخاب فرایند 18A برای دای پردازشی گزینه‌ طبیعی بود، چرا که امکان استفاده از استاندارد UCIe در پیکربندی‌های دو دای را فراهم می‌کرد. در مقابل، فرایند N6 شرکت TSMC برای ساخت تایل ورودی/خروجی انتخاب مناسبی محسوب می‌شد. نتیجه این تغییرات، تراشه‌ای به‌مراتب کم‌حجم‌تر و ساده‌تر بود. مهم‌ترین تفاوت‌های تراشه Wildcat Lake اینتل در برابر Panther Lake عبارت‌انداز:

• حداکثر ۲ هسته Xe در iGPU در برابر ۴ هسته: قابلیت XMX برای پردازش‌های هوش مصنوعی حفظ شده، اما قابلیت رهگیری پرتو کنار گذاشته شده است.
• یک موتور NPU در برابر ۳ موتور: توان NPU به ۱۷ TOPS و توان کل پلتفرم به ۴۰ TOPS رسیده است، در حالی که Panther Lake به ۵۳ TOPS دست می‌یابد.
• حداکثر ۲ هسته P در برابر ۴ هسته: عملکرد تک‌رشته‌ای حفظ شده، اما ظرفیت کش LLC از ۱۲ به ۶ مگابایت کاهش یافته است.
• حذف IPU: همچنین ISP دوربین مبتنی بر USB 2 نیز کنار گذاشته شده است.
• قابلیت‌های حرفه‌ای رسانه‌ای حذف شده است.
• کاهش رابط حافظه LP5 از ۱۲۸ به ۶۴ بیت: حافظه کش سیستمی نیز از ۴ به ۲ مگابایت کاهش یافته است.
• حداکثر ۳ مسیر نمایشگر در برابر ۴ مسیر: پشتیبانی از خروجی 4K با نرخ نوسازی ۶۰ هرتز و UHBR20 همچنان حفظ شده است.

کاهش توان NPU به ۱۷ TOPS به این معنا است که تراشه Wildcat Lake به حداقل ۴۰ TOPS مورد نیاز برای +Copilot نمی‌رسد، اما از نظر قابلیت‌های NPU در سطح Core Ultra Series 1 اینتل قرار می‌گیرد. این NPU بیشتر برای کاربردهایی طراحی شده است که تاثیر مستقیمی بر عمر باتری دارند، که از جمله آنها می‌توان به افکت‌های تماس ویدیویی، جست‌وجوی معنایی، قابلیت‌های امنیتی و ابزارهای پایش سلامت سیستم اشاره کرد. اینتل برای کاربردهای سنگین‌تر هوش مصنوعی، پلتفرم‌های Core Ultra را پیشنهاد می‌کند. مجموع این تغییرات، ۳۸ درصد کاهش در مساحت دای تایل پردازشی، یعنی بخش CPU و GPU را به همراه داشته است. اما بهینه‌سازی‌ها به این بخش محدود نمی‌شوند؛ مساحت تایل I/O نیز ۱۵ درصد کاهش پیدا کرده و اینتل مجموعه قابلیت‌های ورودی/خروجی را برای حفظ امکانات ضروری کاربران بازطراحی کرده است:

• ۲ درگاه TBT/USB4 در برابر ۳ درگاه با eDP muxing و ۴ رابط فیزیکی
• ۶ مسیر Gen4 در برابر ۴ مسیر Gen5 و ۸ مسیر Gen4
• تعداد یکسان درگاه‌های USB، شامل ۲ درگاه USB 3.2 و ۸ درگاه USB 2.0
• حذف PHYهای دوربین در مقایسه با رابط CSI
• ۲ بلندگو و ۲ میکروفون با ۳ DSP و ۳ مگابایت حافظه در برابر ۴ بلندگو و ۴ میکروفون با ۵ DSP و ۴.۶ مگابایت حافظه
• تغییرات محدود در بخش Globals که به کاهش مشکلات و خطاها کمک می‌کند.

انتقال به بسته‌بندی MCP با زیرلایه ارگانیک نیز به کاهش ابعاد فیزیکی کمک کرده است، چرا که تعداد رابط‌های I/O مورد نیاز کمتر شده است. بسته کوچک‌تر فضای کمتری روی مادربرد اشغال می‌کند و بازطراحی سیستم تامین توان نیز صرفه‌جویی بیشتری در فضای برد به همراه دارد. Core Series 3 با بسته MCP تنها ۳۵×۲۵×۱.۲۳ میلی‌متر ابعاد دارد، در حالی که نمونه Panther Lake مجهز به ۴ هسته Xe ابعادی برابر با ۵۰×۲۵×۱.۵ میلی‌متر دارد.

نقش فناوری 18A

در سطح پلتفرم نیز یکی از مهم‌ترین عوامل کاهش هزینه BoM، مهاجرت به DRAM با رابط ۶۴ بیتی است. این تغییر امکان استفاده از PCB شش‌لایه Type3 را فراهم می‌کند، در حالی که طراحی قبلی به برد هشت‌لایه نیاز داشت. بخش تأمین توان نیز با اضافه شدن یک ریل LPAtom و بهینه‌سازی ICCMax و Load Line برای افزایش عمر باتری بازطراحی شده است. Wi-Fi 7 نیز به‌ صورت یکپارچه در پلتفرم قرار گرفته است و در نتیجه نیازی به ماژول خارجی روی برد وجود ندارد. کنترلر یکپارچه PD که در رتایمر USB قرار گرفته است نیز به کاهش بیشتر هزینه‌ها کمک می‌کند. تمام این بهینه‌سازی‌ها اجزای مهم اکوسیستم Project Firefly هستند. اما بزرگ‌ترین تغییر، مهاجرت از Foveros به بسته MCP مبتنی بر UCIe است. اینتل می‌گوید که هنگام تعریف اولیه تراشه Wildcat Lake در حدود سال ۲۰۲۲، استاندارد UCIe هنوز وجود نداشت، اما پس از انتشار نخستین مشخصات UCIe، این شرکت تصمیم گرفت به‌جای Foveros از بسته MCP دو‌دای استفاده کند. این تغییر، کاهش چشمگیری در مساحت دای ایجاد کرد و در نهایت هزینه ساخت تراشه Wildcat Lake را در مقایسه با تراشه‌های Panther Lake پایین آورد.

البته این رویکرد یک نقطه‌ضعف نیز داشت. حذف دای پایه باعث شد Bump Pitch یا فاصله بین اتصالات به ۱۱۰ میکرون در UCIe افزایش پیدا کند؛ در حالی که این مقدار در Foveros تنها ۳۶ میکرون بود. افزایش فاصله اتصالات، نیاز به نرخ انتقال GTps بالاتر و همچنین فضای بیشتر برای بخش I/O و کنترلر را به همراه داشت. در نتیجه، رابط دای‌به‌دای مبتنی بر UCIe در تراشه Wildcat Lake حدود ۷۰ درصد مساحت بیشتری نسبت به رابط Foveros پیدا کرد. بااین‌حال، اینتل معتقد است افزایش مساحت در این بخش در برابر صرفه‌جویی‌های حاصل از طراحی MCP، هزینه‌ای قابل‌قبول بوده است. اینتل در ادامه توضیح داده است که چگونه با مجموعه‌ای از بهینه‌سازی‌ها، اثر افزایش مساحت رابط UCIe را جبران کرده و چه تغییراتی در پروتکل و مصرف انرژی برای عملی کردن استفاده از UCIe در Wildcat Lake ضروری بوده‌اند.یکی دیگر از مزایای تراشه Wildcat Lake، بهبود بازیابی بازده تولید دای در تراشه‌های 18A است؛ موضوعی که برای کنترل هزینه‌ها اهمیت ویژه‌ای دارد. اینتل مجموعه متنوعی از SKUهای Core Series 3 را عرضه می‌کند که هرکدام در فرکانس متفاوتی برای CPU، GPU و NPU دسته‌بندی می‌شوند.

خبر پیشنهادی: آنتروپیک متخصص ایرانی تراشه‌های گوگل را جذب کرد

فناوری ساخت 18A همچنین امکان بازیابی ۲۹ درصدی دای پردازشی را در صورت وجود نقص در P-Core، هسته Xe یا NPU فراهم می‌کند. بااین‌حال، برخی IPها امکان بازیابی ندارند، زیرا اینتل برای حفظ عمر باتری و یکپارچگی پلتفرم تصمیم گرفته آن‌ها را در تمام محصولات ثابت نگه دارد. این بخش‌ها شامل LP E-Coreها، مسیرهای نمایشگر و I/O هستند؛ بنابراین این سه قسمت باید در تمامی تراشه‌های Wildcat Lake یکسان باقی بمانند. تراشه Wildcat Lake شاید در نگاه اول نسخه‌ای اقتصادی و ساده‌شده از Panther Lake به نظر برسد، اما در لایه‌های زیرین، داستان بسیار پیچیده‌تر است. اینتل اکنون جزئیات تغییرات و تصمیم‌های طراحی مختلفی را فاش کرده که Wildcat Lake را به یک پلتفرم بهینه برای بازار انبوه تبدیل کرده‌اند. آشنایی با این تغییرات از زبان خود سازنده تراشه نشان می‌دهد که برای ساخت این تراشه کوچک، چه تصمیم‌های مهندسی مهمی گرفته شده است؛ بهینه‌سازی‌هایی که می‌توانند بخشی از افزایش قیمت‌های فعلی در بازار جهانی کامپیوترهای شخصی را جبران کنند.