فهرست مطالب
آکادمی علوم چین با توسعه نسل جدیدی از ترانزیستورهای GAA توانسته است با استفاده از تجهیزات لیتوگرافی DUV به عملکردی نزدیک به فناوری ۳ نانومتری برسد.
به گزارش سرویس سختافزار تکناک، هرچند محدودیتهای بخش اتصالهای میانی تراشه باعث میشوند چگالی عملی این فناوری فعلا بیشتر در سطح فرایند ۵ نانومتری قرار بگیرد.
محدودیتهای صادراتی آمریکا طی سالهای اخیر دسترسی چین را به پیشرفتهترین تجهیزات تولید تراشه محدود کردهاند. تولیدکنندگان چینی در نتیجه تلاش کردهاند با استفاده از روشهای مهندسی جدید، حداکثر توان تجهیزات قدیمیتر DUV را استخراج کنند. دستاورد جدید آکادمی علوم چین نشان میدهد که بهبود معماری ترانزیستور میتواند بخشی از فاصله میان تجهیزات موجود در چین و فناوریهای پیشرفتهتر تولید تراشه را کاهش دهد.
بیشتر بخوانید: هواوی برای رقابت با انویدیا آماده میشود
نسبت روشن به خاموش بیش از ۵۰۰ هزار
آکادمی علوم چین ترانزیستورهای جدیدی با معماری Gate-All-Around یا GAA توسعه داده است که نسبت روشن به خاموش آنها از ۵۰۰ هزار فراتر میرود. این عدد نشان میدهد میزان جریان عبوری هنگام روشن بودن ترانزیستور بیش از ۵۰۰ هزار برابر جریان موجود در حالت خاموش است.
این ویژگی کنترل دقیق جریان الکتریکی را نشان میدهد و میتواند نشت جریان را به میزان قابل توجهی کاهش دهد. کاهش نشت جریان یکی از عوامل مهم در افزایش بهرهوری انرژی و بهبود عملکرد تراشههای پیشرفته محسوب میشود.
ترانزیستورها کلیدهای الکتریکی بسیار کوچکی هستند که جریان را با سرعت بالا قطع و وصل میکنند. میلیاردها نمونه از این ترانزیستورها در تراشههای مدرن قرار میگیرند و عملیات محاسباتی را انجام میدهند.
معماری قدیمیتر FinFET از ساختاری شبیه تیغه استفاده میکند. در مقابل ترانزیستورهای GAA، کانال عبور جریان را از چند جهت احاطه میکنند و کنترل بیشتری روی حرکت الکترونها دارند. این ویژگی به تولیدکنندگان اجازه میدهد در ابعاد کوچکتر نیز عملکرد قابل قبولی داشته باشند.
دستیابی به عملکرد ۳ نانومتری با لیتوگرافی DUV
آکادمی علوم چین اعلام کرده است که ترانزیستورهای جدید خود را با استفاده از دستگاههای لیتوگرافی DUV تولید کرده است. این موضوع اهمیت زیادی دارد، چرا که طول موج مورد استفاده در این تجهیزات در حالت عادی برای تولید مدارهایی در سطح فناوری ۳ نانومتری مناسب نیست.
تولیدکنندگان چینی تاکنون با استفاده از روشهایی مانند الگودهی چندگانه توانستهاند محدودیتهای DUV را تا حدی جبران کنند. در این روش، مراحل حکاکی و چاپ چند بار تکرار میشوند تا مدارهایی با ابعاد کوچکتر شکل بگیرند.
فناوری DUV غوطهوری نیز با استفاده از آب فوق خالص میان لنز و سطح ویفر، وضوح فرایند لیتوگرافی را افزایش میدهد. ترکیب این روشها امکان تولید مدارهایی در سطح فناوری ۷ نانومتری را فراهم کرده است.
معماری جدید GAA میتواند این روند را یک گام جلوتر ببرد. کنترل الکتریکی بهتر این ترانزیستورها اجازه میدهد فاصله میان ساختارهای ترانزیستوری کمی افزایش پیدا کند و در عین حال عملکرد مورد انتظار حفظ شود. به همین دلیل، آکادمی علوم چین معتقد است این فناوری میتواند از نظر عملکرد به سطح فرایندهای ۳ نانومتری نزدیک شود.
بیشتر بخوانید: TSMC مجوز تولید تراشههای زیر ۱.۴ نانومتری را گرفت؛ رقابت داغ با اینتل
محدودیت MEOL ترانزیستورهای GAA چین
فرایند تولید تراشه تنها به ساخت ترانزیستورها محدود نمیشود. مرحله FEOL مسئول ساخت خود ترانزیستورها است، اما مراحل بعدی نقش مهمی در تعیین تراکم نهایی تراشه دارند.
مرحله MEOL اتصالهای فلزی نزدیک به ترانزیستورها را ایجاد میکند. تولید این بخش نیازمند ایجاد حفرهها و شیارهای بسیار کوچک و پر کردن آنها با فلز است. مرحله BEOL نیز لایههای فلزی بالاتر را شامل میشود که ارتباط میان بخشهای مختلف تراشه را برقرار میکنند.
پایینترین لایه فلزی که M0 نام دارد، یکی از دشوارترین بخشهای تولید محسوب میشود. این لایه در فاصله بسیار کمی از ترانزیستورها قرار دارد و باید با دقت بسیار بالایی ساخته شود.
بر اساس ارزیابی مطرحشده در گزارش، ساخت شیارها و حفرههای MEOL و لایه M0 از مهمترین مشکلات SMIC محسوب میشوند. بهبود معماری ترانزیستور GAA بهتنهایی نمیتواند این محدودیتها را برطرف کند.
فاصله میان گیتها نیز به پیچیدگی فرایند MEOL وابسته است. بنابراین حتی اگر خود ترانزیستورها عملکردی مشابه فناوری ۳ نانومتری داشته باشند، اتصالهای داخلی تراشه همچنان میتوانند مانع دستیابی به چگالی مشابه تراشههای ۳ نانومتری شوند.
چگالی عملی ترانزیستورهای GAA چین
با وجود محدودیتهای موجود، ترانزیستورهای جدید GAA میتوانند به SMIC اجازه دهند طراحی سلولهای منطقی را فشردهتر کند. افزایش انعطاف در فاصله ترانزیستورها امکان کاهش ارتفاع سلول منطقی را از طراحی پنجمسیره M0 به چهارمسیره فراهم میکند.
بر اساس محاسبات ارائهشده، چنین تغییری میتواند به طراحی سلولهای منطقی G57H198 یا G54H198 منجر شود. چگالی این ساختارها حدود ۱۳۷٫۸ میلیون ترانزیستور در هر میلیمتر مربع برآورد شده است.
این رقم تقریبا با چگالی فناوری ۵ نانومتری TSMC برابری میکند. بنابراین فناوری جدید آکادمی علوم چین ممکن است از نظر ویژگیهای الکتریکی ترانزیستور به عملکردی نزدیک به ۳ نانومتر برسد، اما محدودیتهای سیمکشی و اتصالهای داخلی تراشه باعث میشوند چگالی عملی آن بیشتر به فناوری ۵ نانومتری نزدیک باشد.
هواوی و SMIC همزمان روی روشهای معماری دیگری نیز کار میکنند. یکی از این روشها LogicFolding است که مدارهای منطقی را به صورت عمودی روی یکدیگر قرار میدهد. این روش بدون افزایش مستقیم تراکم ترانزیستور در هر لایه، چگالی محاسباتی تراشه را افزایش میدهد.
همچنین LogicFolding مسیر حرکت سیگنالها را کوتاهتر میکند و از اتصالهای عمودی بسیار ظریف استفاده میکند. در نتیجه چند لایه سیلیکونی فعال میتوانند مانند یک ساختار یکپارچه عمل نمایند. ترکیب چنین معماریهایی با ترانزیستورهای GAA میتواند به تولیدکنندگان چینی کمک کند بخشی از محدودیتهای ناشی از نبود تجهیزات پیشرفتهتر لیتوگرافی را جبران کنند.
