فهرست مطالب
Nuvacore با رویکرد Core First، بخش بزرگی از پردازنده WarpCore را پیش از انتخاب ISA طراحی می‌کند تا انعطاف بیشتری در توسعه CPU داشته باشد.
به گزارش سرویس سخت افزار تکناک،وقتی Nuvacore، استارتاپ تازه‌تأسیس حوزه پردازنده که توسط معماران سرشناس پردازنده و سیستم، جرارد ویلیامز، جان برونو و رام سرینیواسان تأسیس شده است، اوایل امسال از حالت محرمانه خارج شد، وعده داد که «قواعد سیلیکون را از نو بنویسد»، اما توضیح نداد چگونه می‌خواهد این کار را انجام دهد.
این شرکت روز پنجشنبه سرانجام سکوت خود را شکست و اعلام کرد رویکردی غیرمعمول برای توسعه پردازنده در پیش گرفته است که به آن اجازه می‌دهد بخش قابل‌توجهی از هسته پردازنده خود را پیش از انتخاب یک معماری مجموعه دستورالعمل مشخص، یا ISA، طراحی کند.
طراحی هسته پیش از انتخاب ISA
به‌طور سنتی، توسعه‌دهندگان پردازنده پروژه ساخت یک پردازنده جدید را با انتخاب یک ISA مشخص مانند Arm، RISC-V یا x86 آغاز می‌کنند.
اگرچه پردازنده‌های مدرن و قدرتمند دستورالعمل‌ها را به ریزعملیات داخلی تبدیل می‌کنند و به این ترتیب ISA را از بخش زیادی از مسیرهای اجرای داخلی جدا می‌کنند، مجموعه دستورالعمل همچنان بر تصمیم‌های معماری متعددی تأثیر می‌گذارد.
این تصمیم‌ها شامل رمزگشایی دستورالعمل‌ها، مدیریت ثبات‌ها، ترتیب دسترسی به حافظه و البته سازگاری نرم‌افزاری می‌شوند.
Nuvacore می‌گوید رویکرد «Core First» حداقل بخشی از این فرایند را معکوس می‌کند.
مهندسان این شرکت به‌جای اینکه WarpCore را بر اساس الزامات و محدودیت‌های یک ISA از پیش تعیین‌شده طراحی کنند، بخش قابل‌توجهی از IP پایه پردازنده را مستقل از یک ISA مشخص توسعه می‌دهند.
می‌توان این رویکرد را تا حد زیادی به طراحی یک خودرو بر اساس موتور تشبیه کرد، بدون اینکه تلاش شود یک موتور را داخل پلتفرمی از پیش طراحی‌شده قرار دهند.
این شرکت در بیانیه خود گفت: «به‌جای اینکه کار را با محدودیت‌های یک معماری موجود آغاز کنیم و از همان نقطه به تکرار و توسعه بپردازیم، کار را از خود هسته آغاز می‌کنیم.»
در نتیجه، تیم Nuvacore می‌تواند تمرکز بیشتری بر ریزمعماری هسته داشته باشد و آن را برای عملکرد، بهره‌وری انرژی و بارهای کاری پایدار رایج در مراکز داده مدرن و زیرساخت‌های هوش مصنوعی بهینه کند.
این حوزه‌ها بازار هدف شرکت هستند. Nuvacore قصد دارد معماری مجموعه دستورالعمل را در مرحله‌ای بعدی و بر اساس گزینه‌ای انتخاب کند که برای سیستم‌هایی که این شرکت و شرکایش قصد ساخت آنها را دارند، مناسب‌تر باشد.
بیشتر بخوانید: تقاضا برای پردازنده‌های AMD Venice سر به فلک کشید
بخش‌های مستقل از ISA در WarpCore
البته استقلال کامل یک طراحی پردازنده از ISA محدودیت‌های مشخصی دارد.
WarpCore در نهایت به منطق بخش جلویی پردازنده نیاز خواهد داشت که بر اساس مجموعه دستورالعمل انتخاب‌شده طراحی شود و الزامات معماری آن نیز ناگزیر بر بخش‌های دیگر پردازنده تأثیر خواهد گذاشت.
با این حال، بخش‌های مهمی از یک پردازنده مدرن، مانند واحدهای اجرایی، واحدهای پیش‌بینی انشعاب، مسیرهای داده، حافظه‌های کش و بخش‌هایی از زیرسیستم حافظه، می‌توانند پیش از نهایی شدن تمام تصمیم‌های مرتبط با ISA توسعه داده و ارزیابی شوند.
Nuvacore علاوه بر اینکه ISA مورد استفاده خود را اعلام نکرده است، موضوعی که احتمالاً بزرگ‌ترین پرسش بی‌پاسخ درباره این پروژه محسوب می‌شود، زمان‌بندی پروژه، پیکربندی، فرایند ساخت، توان مصرفی و اهداف عملکردی WarpCore را نیز فاش نکرده است.
البته با توجه به اینکه این شرکت هنوز به یک ISA مشخص متعهد نشده، می‌توان گفت جزئیات باقی‌مانده فعلاً اهمیت کمتری دارند.
Nuvacore در حال حاضر تنها درباره WarpCore می‌گوید که این پردازنده «نسل جدیدی از پردازنده‌های عمومی است که به‌طور ویژه برای نیازهای عملکرد پایدار و بهره‌وری انرژی زیرساخت‌های هوش مصنوعی و مراکز داده مدرن طراحی شده است. »
بیشتر بخوانید: بایت‌دنس و علی‌بابا به دنبال تراشه‌های جدید انویدیا؛ چین چراغ سبز می‌دهد؟
بازگشت استراتژی دوگانه AMD؟
رویکرد Nuvacore کاملاً بدون سابقه نیست. AMD در دهه ۲۰۱۰ و در دوران مدیرعاملی روری رید و لیزا سو، بخشی از فعالیت خود را بر اساس یک استراتژی «دوگانه» پیش برد که هدف آن پاسخ‌گویی به مشتریان x86 و Arm از طریق اشتراک‌گذاری بخش قابل‌توجهی از IP پردازنده و پلتفرم بود.
یکی از جزئیات مهم این طرح، پلتفرم SkyBridge بود که AMD در سال ۲۰۱۴ معرفی کرد. AMD در قالب SkyBridge قصد داشت سیستم‌های روی تراشه ۶۴ بیتی Arm و x86 با سازگاری پایه‌ای مشترک تولید کند.
این سیستم‌ها قرار بود از هسته‌های x86 مدل Puma+ ساخت AMD و هسته‌های Cortex-A57 شرکت Arm، همراه با زیرساخت پلتفرمی مشترک، استفاده کنند.
AMD همچنین هسته سفارشی Arm با نام K12 را تحت مدیریت جیم کلر توسعه داد که قرار بود برخی ویژگی‌های ریزمعماری مشترکی با Zen داشته باشد.
در نهایت، AMD به دلیل کمبود منابع پروژه SkyBridge را کنار گذاشت و K12 نیز به محصول تجاری تبدیل نشد، زیرا این شرکت تصمیم گرفت تنها هسته‌های x86 خانواده Zen را دنبال کند.
تفاوت اصلی این است که Nuvacore ظاهراً این ایده را یک گام جلوتر برده و عمداً تصمیم‌گیری درباره ISA مورد استفاده در WarpCore را تا مراحل نسبتاً پایانی توسعه به تعویق می‌اندازد.
انعطاف تجاری با حفظ استقلال ISA
از آنجا که Nuvacore هنوز یک استارتاپ است، مشخص نیست آیا برنامه تجاری آن شامل فروش مستقیم پردازنده‌ها نیز می‌شود یا خیر.
Nuvia که ویلیامز و برونو آن را به همراه مانو گولاتی تأسیس کردند، بعداً توسط Qualcomm خریداری شد و در نهایت نقش مهمی در شکل‌گیری تراشه‌های Snapdragon X Elite این شرکت داشت.
از این منظر، رویکرد Nuvacore می‌تواند انعطاف تجاری قابل‌توجهی برای این شرکت ایجاد کند.
با توسعه بخش بزرگی از طراحی WarpCore بدون وابسته کردن آن به یک ISA مشخص، Nuvacore می‌تواند فناوری خود را با نیازهای مشتری یا شریک آینده تطبیق دهد.
یک دارنده مجوز Arm می‌تواند از فناوری پایه هسته برای یک پیاده‌سازی Arm استفاده کند.
مشتری دیگری می‌تواند RISC-V یا یک ISA دیگر را انتخاب کند.
حتی یک شرکت باسابقه در حوزه x86 نیز می‌تواند در صورت نیاز، ریزمعماری پایه را خریداری یا مجوز استفاده از آن را دریافت کند و پردازنده‌های x86 خود را بسازد.
البته Nuvacore اعلام نکرده است که انجام چنین معامله‌ای هدف این شرکت است، اما حفظ استقلال WarpCore از یک ISA برای طولانی‌ترین زمان ممکن، بالقوه تعداد شرکت‌هایی را که فناوری پردازنده Nuvacore می‌تواند برای آنها ارزشمند باشد، افزایش می‌دهد.
در مجموع، اعلام رویکرد Core First اطلاعات بسیار بیشتری درباره شیوه‌ای که Nuvacore برای توسعه WarpCore در نظر گرفته است ارائه می‌کند تا اینکه مشخص کند خود این پردازنده در نهایت چه شکلی خواهد داشت.
با این حال، اگر این شرکت واقعاً انتخاب‌های مربوط به ISA را تا مراحل نسبتاً پایانی توسعه باز نگه دارد، WarpCore نمونه‌ای غیرمعمول از تلاش برای جدا کردن توسعه ریزمعماری یک پردازنده قدرتمند از یکی از تصمیم‌هایی خواهد بود که معمولاً از نخستین مراحل، مسیر یک پروژه پردازنده را مشخص می‌کند.
